Курсовая работа по теме Делитель частоты на основе пересчётной схемы на D-триггерах

Введение

В ходе данной курсовой работы необходимо спроектировать делитель частоты с коэффициентом деления К=48. Построить делитель частоты можно с помощью обычного двоичного счетчика, если его модуль=. Счетчик по модулю можно реализовать без дополнительных логических элементов. Но в нашем случае мы видим, что .

Для данного коэффициента можно использовать несколько вариантов синтеза счетчиков по модулю отличных от , в ходе работы выясним какой из них имеет меньшие аппаратные затраты и более приемлем для применения для данного делителя частоты.

Так же необходимо рассмотреть возможность применения делителя частоты с использованием счетчиков СИС ТТЛ (интегральные схемы средней степени интеграции транзисторно-транзисторной логики). Данный способ является простейшим вариантом реализации делителя частоты и, как следствие, должен иметь маленькие аппаратные затраты.

Следующим этапом данной курсовой работы будет являться реализация восстановления нормальной работы делителя при сбойных ситуациях. Для построения антисбойной схемы будем использовать запрет комбинаций, недопустимых для данного счетчика и построение соответствующих комбинационных схем.

Запуск и останов схемы будет выполнен по внешним сигналам управления с помощью внешней синхронизации.